Anotacija. Įvadas. Užduoties analizė: Šiame kursiniame darbe riekia suprojektuoti 4bitų sumatorių, panaudojant šituos integrinius gandinus. Sandaros schema. Simuliavimo su "Multisim" programa rezultatai. 4 bitų sinchroninis dinaminis skaitliukas. Schema su (ne) invertuotu "B" registro informacija. Pilnas 4 bitų sumatorius atėmiklis. Informacija apie panaudotus integrinius grandynus. Išvados.
419.38 KB
