Dvejetainis 4 bitų sumatorius-atėmiklis (3)

Anotacija. Summary. Įvadas. Tikslas buvo suprojektuoti dvejetainį 4 bitų sumatorių-atėmiklį. Užduoties analizė. Sandaros schema. Elektros – principinės schemos modeliavimas. Skaitiklis (CT). Skaitiklis – registrai (RG). Skaitiklis – registras – XOR. Sumatorius. 74LS193 Sumatorius iš JK trigerių. Elektros principinė schema ir jos aprašymas. Informacija apie panaudotus skaitmeninius integrinius grandynus. Darbo rezultatų apibendrinimas, išvados.