Išplėstinė paieška
 
 
Pradžia>Elektronika>Duomenų atnaujinimo spartinančiojoje atmintyje algoritmų modeliavimas ir tyrimas (2)

Duomenų atnaujinimo spartinančiojoje atmintyje algoritmų modeliavimas ir tyrimas (2)

  
 
 
123456
Aprašymas

Išnagrinėti spartinančiosios atminties pagrindinius parametrus, ištirti jų įtaką atminties sistemos našumui, bei išnagrinėti spartinančiosios atminties eilučių keitimo algoritmus. Ištirti spartinančiosios atminties, turinčios atskirą instrukcijų ir duomenų sandarą, našumą. Darbo rezultatai. L1 lygmens duomenų spartinančiosios atminties atnaujinimo algoritmų rezultatai, kai spartinančiosios atminties talpa 16 KB. L1 lygmens duomenų spartinančiosios atminties atnaujinimo algoritmų rezultatai, kai spartinančiosios atminties talpa 128 KB. L1 lygmens spartinančiosios atminties, sudarytos pagal Harvardo architektūrą, modeliavimo rezultatai. L1 lygmens spartinančiosios atminties, sudarytos pagal Prinstono architektūrą, modeliavimo rezultatai. Išvados.

Rašto darbo duomenys
DalykasElektronikos laboratorinis darbas
KategorijaElektronika
TipasLaboratoriniai darbai
Apimtis5 puslapiai 
Dydis32.86 KB
Švietimo institucijaVilniaus Gedimino Technikos Universitetas
FakultetasElektronikos fakultetas
Failo pavadinimasMicrosoft Word Duomenu atnaujinimo spartinanciojoje atmintyje algoritmu modeliavimas ir tyrimas (2) [speros.lt].doc
 

Panašūs darbai

  • Laboratoriniai darbai
  • 5 puslapiai 
  • Vilniaus Gedimino Technikos Universitetas / 2 Klasė/kursas
  • Kęstutis Bartnykas
Pasidalink su draugais