Šperos.lt > Elektronika > Duomenų atnaujinimo spartinančiojoje atmintyje algoritmų modeliavimas ir tyrimas (2)

Duomenų atnaujinimo spartinančiojoje atmintyje algoritmų modeliavimas ir tyrimas (2)

www.speros.ltwww.speros.ltwww.speros.ltwww.speros.ltwww.speros.lt
9.8
  (
2
atsiliepimai)
Atsisiųsti šį darbą
www.speros.lt
www.speros.lt
www.speros.lt
www.speros.lt
www.speros.lt
www.speros.lt
www.speros.lt
www.speros.lt
Aprašymas:
Išnagrinėti spartinančiosios atminties pagrindinius parametrus, ištirti jų įtaką atminties sistemos našumui, bei išnagrinėti spartinančiosios atminties eilučių keitimo algoritmus. Ištirti spartinančiosios atminties, turinčios atskirą instrukcijų ir duomenų sandarą, našumą. Darbo rezultatai. L1 lygmens duomenų spartinančiosios atminties atnaujinimo algoritmų rezultatai, kai spartinančiosios atminties talpa 16 KB. L1 lygmens duomenų spartinančiosios atminties atnaujinimo algoritmų rezultatai, kai spartinančiosios atminties talpa 128 KB. L1 lygmens spartinančiosios atminties, sudarytos pagal Harvardo architektūrą, modeliavimo rezultatai. L1 lygmens spartinančiosios atminties, sudarytos pagal Prinstono architektūrą, modeliavimo rezultatai. Išvados.
Rodyti daugiau
Darbo tipas:Laboratoriniai darbai
Kategorija:
Apimtis:

5 psl.

Lygis:

2 klasė / kursas

Švietimo institucija:

Vilniaus Gedimino Technikos Universitetas

Failo tipas:

Microsoft Word 32.86 KB

Atrask reikiamos informacijos šiame darbe!Atsisiųsti šį darbą